Conception et développement d’un processeur à jeu d’instruction réduit RV32IS. Jovanovic, Y. Berviller et S. WeberJ3eA, 23 (2024) 1012DOI: https://doi.org/10.1051/j3ea/20241012
