Etude des bus SPI et I2C avec un analyseur logique très faible coûtEric TanguyJ3eA, 24 (2025) 23DOI: https://doi.org/10.1051/j3ea/20250023
