Etude des bus SPI et I2C avec un analyseur logique très faible coût Eric Tanguy J3eA, 24 (2025) 23 Published online: 27 octobre 2025 DOI: 10.1051/j3ea/20250023