| Numéro |
J3eA
Volume 24, 2025
CETSIS 2025 – Colloque de l’Enseignement des Technologies et des Sciences de l’Information et des Systèmes
|
|
|---|---|---|
| Numéro d'article | 23 | |
| Nombre de pages | 8 | |
| DOI | https://doi.org/10.1051/j3ea/20250023 | |
| Publié en ligne | 27 octobre 2025 | |
Etude des bus SPI et I2C avec un analyseur logique très faible coût
Nantes Université, Faculté des Sciences et des Techniques, Nantes, France
* Auteur de correspondance : eric.tanguy@univ-nantes.fr
Dans le cadre d’un cours du master « Capteurs Intelligents et qualité des Systèmes Electroniques », il était nécessaire de faire étudier expérimentalement les bus SPI et I2C. Pour ce faire, nous avons réalisé un travail expérimental utilisant un analyseur logique très faible cout associé à un logiciel libre et multiplateforme pour l’analyse des trames.
Abstract
As part of a master's course on “Smart Sensors and Electronic System Quality,” it was necessary to conduct experimental studies on SPI and I2C buses. To do this, we carried out experimental work using a very low-cost logic analyzer combined with free, multi-platform software for frame analysis.
Mots clés : électronique embarquée / capteurs / bus
Key words: on-board electronics / sensors / bus
© The Authors, published by EDP Sciences 2025
This is an Open Access article distributed under the terms of the Creative Commons Attribution License (https://creativecommons.org/licenses/by/4.0), which permits unrestricted use, distribution, and reproduction in any medium, provided the original work is properly cited.
Les statistiques affichées correspondent au cumul d'une part des vues des résumés de l'article et d'autre part des vues et téléchargements de l'article plein-texte (PDF, Full-HTML, ePub... selon les formats disponibles) sur la platefome Vision4Press.
Les statistiques sont disponibles avec un délai de 48 à 96 heures et sont mises à jour quotidiennement en semaine.
Le chargement des statistiques peut être long.