Open Access
| Numéro |
J3eA
Volume 18, 2019
JPCNFM 2018 – 15e journées pédagogiques du CNFM (Coordination nationale pour la formation en micro-électronique et en nanotechnologies)
|
|
|---|---|---|
| Numéro d'article | 1021 | |
| Nombre de pages | 9 | |
| DOI | https://doi.org/10.1051/j3ea/20191021 | |
| Publié en ligne | 18 octobre 2019 | |
- A. Asenov, “Device-Circuit Interplay in the Simulation of Statistical CMOS Variability”, VARI, Nice, 2012. [Google Scholar]
- Ph. Flatresse and R. Wilson, “SOC Variability Reduction: The UTBB FD-SOI Way”, VARI, Darmstadt, 2013. [Google Scholar]
- M. Blagojevic, “Conception de générateur de tension de substrat embarqué pour l’optimisation temps réel de l’efficacité énergétique dans les circuits VLSI conçus en technologie UTBB FDSOI”, Ph.D. report, Telecom ParisTech, Dec. 2015. [Google Scholar]
- Z. Wei, G. Jacquemod, Ph. Lorenzini, F. Hameau, E. de Foucauld & Y. Leduc, “Study and reduction of variability in 28nm Fully Depleted Silicon on Insulator technology”, Journal of Low Power Electronics, vol. 12, n° 1, 2016, p. 64–73. [Google Scholar]
- G. Jacquemod, Z. Wei, Y. Leduc and C. Jacquemod, “New QVCO Design using UTBB FDSOI Technology”, 11th European Workshop on Microelectronics Education EWME’2016, Southampton (UK), 11-13 May 2016, Pp: 1–4, DOI: 10.1109/EWME.2016.7496477, Publisher: IEEE. [Google Scholar]
- G. Jacquemod, E. de Foucauld, Y. Leduc, A. Fonseca & Ph. Lorenzini, “Procédé et dispositif d’autocalibration de circuits multigrilles”, Brevet Français UNS et CEA-LETI, 10 Avril 2015, FRA 1553096, étendu Europe, 8 Avril 2016, 16164459.6-1810, extension USA, 13 octobre 2016, US20160301365. [Google Scholar]
- P. Audebert, E. de Foucauld, Y. Leduc, G. Jacquemod, Z. Wei et Ph. Lorenzini, “Circuit électronique élémentaire pour étage d'amplification ou de recopie de signaux analogiques”, Brevet Français CEA-LETI et UNS, 6 Avril 2017, WO2017055709 A1, PCT/FR2016/052394. [Google Scholar]
- IDEFI-FINMINA : Initiative d’Excellence - Formation Innovante en MIcroélectronique et NAnotechnologies, ANR-11-IDFI-0017. Site web : http://www.cnfm.fr/VersionFrancaise//actualites/FINMINA.htm [Google Scholar]
- O. Bonnaud, A. Bsiesy, L. Fesquet, B. Pradarelli, IDEFI-FINMINA: a French educative project for the awareness, innovation and multidisciplinarity in microelectronics, Proc. of EAEEIE’2017 conference, 7-9 June 2017, Grenoble (France). [Google Scholar]
- GIP-CNFM : Groupement d’Intérêt Public - Coordination Nationale pour la formation en Microélectronique et en nanotechnologies. Site web : http://www.cnfm.fr [Google Scholar]
- O. Bonnaud, P. Gentil, A. Bsiesy, S. Retailleau, E. Dufour-Gergam, J.M. Dorkel, GIP-CNFM: a French education network moving from microelectronics to nanotechnologies. Oral communication; in Proc. of Global Engineering Education Conference, EDUCON’11; Amman (Jordan) 3-6 April 2011, ISBN978-1-61284-641-5, pp 122–127. [Google Scholar]
Les statistiques affichées correspondent au cumul d'une part des vues des résumés de l'article et d'autre part des vues et téléchargements de l'article plein-texte (PDF, Full-HTML, ePub... selon les formats disponibles) sur la platefome Vision4Press.
Les statistiques sont disponibles avec un délai de 48 à 96 heures et sont mises à jour quotidiennement en semaine.
Le chargement des statistiques peut être long.