EDP Sciences logo
Soumettre un article
rechercher
Menu
Home Tous les numéros Volume 18 (2019) HORS SÉRIE 1 J3eA, 18 (2019) 1021 References
Open Access
Issue
J3eA
Volume 18, 2019
JPCNFM 2018 – 15e journées pédagogiques du CNFM (Coordination nationale pour la formation en micro-électronique et en nanotechnologies)
Article Number 1021
Number of page(s) 9
DOI https://doi.org/10.1051/j3ea/20191021
Published online 18 octobre 2019
  1. A. Asenov, “Device-Circuit Interplay in the Simulation of Statistical CMOS Variability”, VARI, Nice, 2012. [Google Scholar]
  2. Ph. Flatresse and R. Wilson, “SOC Variability Reduction: The UTBB FD-SOI Way”, VARI, Darmstadt, 2013. [Google Scholar]
  3. M. Blagojevic, “Conception de générateur de tension de substrat embarqué pour l’optimisation temps réel de l’efficacité énergétique dans les circuits VLSI conçus en technologie UTBB FDSOI”, Ph.D. report, Telecom ParisTech, Dec. 2015. [Google Scholar]
  4. Z. Wei, G. Jacquemod, Ph. Lorenzini, F. Hameau, E. de Foucauld & Y. Leduc, “Study and reduction of variability in 28nm Fully Depleted Silicon on Insulator technology”, Journal of Low Power Electronics, vol. 12, n° 1, 2016, p. 64–73. [Google Scholar]
  5. G. Jacquemod, Z. Wei, Y. Leduc and C. Jacquemod, “New QVCO Design using UTBB FDSOI Technology”, 11th European Workshop on Microelectronics Education EWME’2016, Southampton (UK), 11-13 May 2016, Pp: 1–4, DOI: 10.1109/EWME.2016.7496477, Publisher: IEEE. [Google Scholar]
  6. G. Jacquemod, E. de Foucauld, Y. Leduc, A. Fonseca & Ph. Lorenzini, “Procédé et dispositif d’autocalibration de circuits multigrilles”, Brevet Français UNS et CEA-LETI, 10 Avril 2015, FRA 1553096, étendu Europe, 8 Avril 2016, 16164459.6-1810, extension USA, 13 octobre 2016, US20160301365. [Google Scholar]
  7. P. Audebert, E. de Foucauld, Y. Leduc, G. Jacquemod, Z. Wei et Ph. Lorenzini, “Circuit électronique élémentaire pour étage d'amplification ou de recopie de signaux analogiques”, Brevet Français CEA-LETI et UNS, 6 Avril 2017, WO2017055709 A1, PCT/FR2016/052394. [Google Scholar]
  8. IDEFI-FINMINA : Initiative d’Excellence - Formation Innovante en MIcroélectronique et NAnotechnologies, ANR-11-IDFI-0017. Site web : http://www.cnfm.fr/VersionFrancaise//actualites/FINMINA.htm [Google Scholar]
  9. O. Bonnaud, A. Bsiesy, L. Fesquet, B. Pradarelli, IDEFI-FINMINA: a French educative project for the awareness, innovation and multidisciplinarity in microelectronics, Proc. of EAEEIE’2017 conference, 7-9 June 2017, Grenoble (France). [Google Scholar]
  10. GIP-CNFM : Groupement d’Intérêt Public - Coordination Nationale pour la formation en Microélectronique et en nanotechnologies. Site web : http://www.cnfm.fr [Google Scholar]
  11. O. Bonnaud, P. Gentil, A. Bsiesy, S. Retailleau, E. Dufour-Gergam, J.M. Dorkel, GIP-CNFM: a French education network moving from microelectronics to nanotechnologies. Oral communication; in Proc. of Global Engineering Education Conference, EDUCON’11; Amman (Jordan) 3-6 April 2011, ISBN978-1-61284-641-5, pp 122–127. [Google Scholar]

Current usage metrics show cumulative count of Article Views (full-text article views including HTML views, PDF and ePub downloads, according to the available data) and Abstracts Views on Vision4Press platform.

Data correspond to usage on the plateform after 2015. The current usage metrics is available 48-96 hours after online publication and is updated daily on week days.

Initial download of the metrics may take a while.