| Numéro |
J3eA
Volume 16, 2017
JPCNFM 2016 – 14e journées pédagogiques du CNFM (Coordination nationale pour la formation en micro-électronique et en nanotechnologies)
|
|
|---|---|---|
| Numéro d'article | 1020 | |
| Nombre de pages | 5 | |
| DOI | https://doi.org/10.1051/j3ea/20171020 | |
| Publié en ligne | 31 janvier 2018 | |
Conception et réalisation de circuits analogiques NMOS : Apprentissage Par Projet de la CAO à la salle blanche
a
INP-ENSEEIHT, Université de Toulouse, 2 Rue Charles Camichel, 31000 Toulouse, France
b
LAAS, Université de Toulouse, CNRS, 7 Avenue du Colonel Roche, 31400 Toulouse, France
c
AIME et pôle CNFM de Toulouse, Université de Toulouse, INSA, 135 avenue de Rangueil, 31077 Toulouse, France
Le but de cette étude est de proposer à des étudiants de niveau Master ou Ingénieur de se familiariser avec la chaine de conception et de fabrication de circuits intégrés analogiques sous forme d’Apprentissage Par Projet (APP). Le projet, d’une durée totale de 9 journées, permettra à chaque binôme d’étudiants de réaliser un circuit NMOS personnalisé a partir de données issues de la modélisation de la filière technologique NMOS développée par l’AIME de Toulouse, ainsi que de données de simulation obtenues à l’aide des modèles EKV des transistors issus de cette technologie.
© EDP Sciences 2017
This is an Open Access article distributed under the terms of the Creative Commons Attribution License (http://creativecommons.org/licenses/by/4.0), which permits unrestricted use, distribution, and reproduction in any medium, provided the original work is properly cited.
Les statistiques affichées correspondent au cumul d'une part des vues des résumés de l'article et d'autre part des vues et téléchargements de l'article plein-texte (PDF, Full-HTML, ePub... selon les formats disponibles) sur la platefome Vision4Press.
Les statistiques sont disponibles avec un délai de 48 à 96 heures et sont mises à jour quotidiennement en semaine.
Le chargement des statistiques peut être long.